Universidad de Costa Rica

IE0323 Circuitos Digitales I

Créditos:
3
Departamento:
Automática
Curso:
Troncal
Tipo:
0 - Teórico
Horas:
4h: 0h T, 0h L, 0h P, 4h T/P

Descripción

Este es un curso que enseña las herramientas y desarrolla las destrezas para el análisis y diseño de circuitos digitales combinacionales y secuenciales.

Contenidos

  1. Introducción general a los Sistemas Digitales
    1. Señales analógicas y contenido de información en las señales.
    2. Muestreo de señales analógicas. Teorema de muestreo (frecuencia de muestreo).
    3. Cuantización de señales muestreadas, error de cuantización, resolución y exactitud. Señales digitales.
    4. Elementos binarios: bit, Palabra, Byte y nibble.
  2. Sistemas de Numeración y Códigos Digitales
    1. Sistema de Numeración.
    2. Cambios de base: de una base menor a una base mayor y de una base mayor a una base menor.
    3. Operaciones aritméticas en bases distintas de la base 10.
    4. Representación de números negativos: magnitud y signo, complemento de base.
    5. Operaciones de suma y resta en complemento de base. Reglas de suma y resta de números con signo. Rebase y acarreo.
    6. Códigos: BDC, Octal, hexadecimal, ASCII. Suma en BCD.
    7. Ejemplos de conversión analógica a digital para números binarios con y sin signo.
  3. Álgebra Booleana
    1. Conectivas lógicas: Y, 0, 0 exclusiva, Operador NO.
    2. Propiedades fundamentales:
      1. Proposiciones elementales: complemento, elemento 0, elemento 1, Idempotencia.
      2. Leyes fundamentales: asociativa, conmutativa, distributiva, Teorema de De Morgan.
      3. Reducción de expresiones Booleanas por manipulación algebraica.
      4. Otras conectivas lógicas que son un conjunto completo en sí mismas: NOO, NOY.
      5. Representaciones alternas de las conectivas Y, O y NO con con conectivas NOY y NOO.
  4. Tecnologías de Circuitos Integrados (CI) Digitales
    1. Circuitos integrados: SSI, MSI, LSI, VLSI.
    2. Lógica MOS Complementaria (CMOS):
      1. Aspectos generales de la tecnología CMOS. - Funcionamiento de los transistores de canal N y canal P. - Circuito Inversor CMOS básico. - Compuertas NOY y NOO. - Circuito separador (Buffer).
      2. Especificaciones del fabricante para circuitos integrados CMOS.
      3. Comportamiento eléctrico en estado estable CMOS: Niveles lógicos y márgenes de ruido. Abanico de salida (Fanout).
      4. Efectos de carga. Entradas no usadas.
      5. Comportamiento eléctrico dinámico CMOS: Tiempos de transición. Trayectoria de señal, tiempo de trayectoria, Tiempos de Retardo de propagación. Consumo de potencia.
      6. Otras estructuras de entrada y salida CMOS: Entradas con disparo Schmmitt. Salidas de tres estados. Salidas de drenaje abierto. Buses de fuente múltiple. Lógica alambrada.
  5. Mapas de Karnaugh y Redes Iterativas
    1. Descomposición en mintérminos y maxtérminos.
    2. Determinación de las 8 formas estándar: Y/O, NOY/NOY, O/NOY, NOO/O, Y/NOO,NOY/Y, O/Y, NOO/NOO.
    3. Construcción y propiedades del mapa de Karnaugh: Algebra de conjuntos y su isomorfismo con el algebra de Boole. Del diagrama de Venn al mapa de Karnaugh. Mapas de Karnaugh de 2, 3 y 4 variables.
    4. Concepto de implicante, implicantes primos, implicantes esenciales.
    5. Definición de función mínima.
    6. Minimización de funciones Booleanas empleando el mapa de Karnaguh.
    7. Mapas de 5 y de 6 variables.
    8. Funciones parcialmente especificadas: condiciones “no importa” y no pueden ocurrir.
    9. Forma de producto de sumas (PDS) simplificada.
    10. Ejemplo de diseño combinacional: decodificador BCD a 7 segmentos: Tipos de dígitos de 7 segmentos.
    11. Diseño de redes iterativas basadas en el concepto de propagación de estado y tablas de transición de estado. Desarrollo de ejemplos de redes iterativas.
  6. Temas Avanzados en Circuitos Combinacionales
    1. Mapas de dimensión reducida. Mapas de una y dos variables ingresadas para funciones completamente especificadas.
    2. Expresiones mínimas para mapas con una y dos variables ingresadas para funciones completamente especificadas.
    3. Mapas de dimensión reducida para funciones parcialmentes especificadas. Obtención de la función mínima.
    4. Unidad lógica combinacional: Diseño de Multiplexores.
    5. Realización de funciones lógicas con multiplexores.
    6. Mapas de variable ingresada y funciones de N variables con Multiplexores: i) 2N X 1, ii) 2N-1 X 1, iii) 2N-2 X 1.
    7. Árboles de multiplexores (Realización en N niveles de multiplexación).
    8. Unidad lógica combinacional: El comparador de magnitud, 74HC85.
  7. Flip Flops
    1. Biestable R-S con compuertas NOO y NOY.
    2. Descripción funcional por medio de diagramas de tiempo.
    3. Biestrables RS con habilitador de entrada. Latch tipo D transparente.
    4. Flip-Flops RS; Flip-Flop tipo D Maestro-Esclavo, Flip-Flops JK maestro-esclavo; Flip-flop T, disparados por transición, por pulso y por nivel. Ejemplo de análisis por Diagramas de tiempos.
    5. Metaestabilidad: Causas y efectos.
    6. Ejemplo de diseño con FF: Contadores de rizo y Contadores sincrónicos.
  8. Máquinas de Estado
    1. Máquinas de estados: Tablas de estado, diagramas de estado, diagramas de estado algorítmico.
    2. Máquinas en modo de reloj (máquinas sincrónicas).
    3. Estructura de las máquinas de estado sincrónicas: memoria de estado, lógica combinacional de próximo estado, lógica combinacional de salidas.
    4. Relación entre el diagrama ASM y el diagrama de temporización.
    5. Pasos en el diseño de una máquina secuencial: Definición, descripción, evaluación, síntesis y prueba.
    6. Primera etapa de diseño: Definición, evaluación y descripción: Ejemplo de semáforo peatonal.
    7. Eliminación de estados redundantes: métodos de las particiones.
    8. Segunda etapa de diseño: Síntesis y prueba.
      1. Declaración de estados, Asignación de estados y Tabla de excitación de F.F.
      2. Estructura y síntesis de máquinas clase 1.
      3. Registros de desplazamiento izquierda/derecha con carga en paralelo.
      4. Determinación de la función de próximo estado: Transición de estado incondicional y Transición de estado condicional.
      5. Cálculo de la función de salidas: Salidas incondicionales y salidas condicionales.
      6. Determinación del tipo de flip-flop que reduce la función de próximo estado: un método heurístico.
      7. La función de salidas: Modos de activación y Acondicionamiento de salidas.
      8. Síntesis de máquinas clase 2: contadores sincrónicos y secuenciadores.
      9. Síntesis de máquinas Clases 3 y 4. Ejemplos de diseño de máquinas clase 3 y 4.

Competencias

N/A


Descargas

© 2020 Escuela de Ingeniería Eléctrica, Universidad de Costa Rica.